差分
この文書の現在のバージョンと選択したバージョンの差分を表示します。
両方とも前のリビジョン 前のリビジョン 次のリビジョン | 前のリビジョン | ||
vhdl:cheatsheet [2014/05/12 14:04] kimu_shu [数値型とビット列型の関係] |
vhdl:cheatsheet [2017/09/13 03:33] (現在) kimu_shu Page moved and renamed from cheatsheet:vhdl to vhdl:cheatsheet |
||
---|---|---|---|
ライン 1: | ライン 1: | ||
- | ====== VHDL CheetSheet ====== | + | ====== VHDL CheatSheet ====== |
===== 数値型とビット列型の関係 ===== | ===== 数値型とビット列型の関係 ===== | ||
(std_logic_arith は IEEE で定義されたものではないため非推奨。よって以下には記述しない。) | (std_logic_arith は IEEE で定義されたものではないため非推奨。よって以下には記述しない。) | ||
ライン 6: | ライン 6: | ||
===== std_logic_1164 ===== | ===== std_logic_1164 ===== | ||
- | ==== 型 ==== | + | ==== データ型 ==== |
+ | std_logic(_vector)は解決関数が定義済みである型。一方"u"付きはそれらの元となる解決関数が未定義の(=Unresolvedな)型である。UnsignedのUではない。 | ||
{{:cheetsheet:vhdl_std_logic_1164_types.png|}} | {{:cheetsheet:vhdl_std_logic_1164_types.png|}} | ||
+ | |||
+ | ==== 演算子の定義 ==== | ||
+ | | ^引数の組み合わせ((L=std_ulogic, V=std_ulogic_vector, I=integer))^備考^ | ||
+ | ^not|(L)|単項演算子| | ||
+ | ^and, nand,\\ or, nor,\\ xor, xnor|(L,L)| | | ||
+ | ^:::|(L,V), (V,L)|Vの各ビットとLの演算結果をVで返す| | ||
+ | ^:::|(V,V)|Vのビット数は一致していること| | ||
+ | ^:::|(V)|リダクション演算子((同様のand_reduce等がstd_logic_misc内にあるが、std_logic_miscはIEEEで定義されたものではないので非推奨))| | ||
+ | ^sll, srl,\\ rol, ror|(V,I)|sllやsrlでもビット数は増えない。Iは負の値でも良い| | ||
+ | |||
+ | ===== numeric_std ===== | ||
+ | |||
+ |