差分
この文書の現在のバージョンと選択したバージョンの差分を表示します。
| 両方とも前のリビジョン 前のリビジョン 次のリビジョン | 前のリビジョン | ||
|
vhdl:cheatsheet [2014/05/12 15:28] kimu_shu [型] |
vhdl:cheatsheet [2017/09/13 03:33] (現在) kimu_shu Page moved and renamed from cheatsheet:vhdl to vhdl:cheatsheet |
||
|---|---|---|---|
| ライン 1: | ライン 1: | ||
| - | ====== VHDL CheetSheet ====== | + | ====== VHDL CheatSheet ====== |
| ===== 数値型とビット列型の関係 ===== | ===== 数値型とビット列型の関係 ===== | ||
| (std_logic_arith は IEEE で定義されたものではないため非推奨。よって以下には記述しない。) | (std_logic_arith は IEEE で定義されたものではないため非推奨。よって以下には記述しない。) | ||
| ライン 17: | ライン 17: | ||
| ^:::|(L,V), (V,L)|Vの各ビットとLの演算結果をVで返す| | ^:::|(L,V), (V,L)|Vの各ビットとLの演算結果をVで返す| | ||
| ^:::|(V,V)|Vのビット数は一致していること| | ^:::|(V,V)|Vのビット数は一致していること| | ||
| - | ^:::|(V)|リダクション演算子((同様のand_reduce等がstd_logic_misc内にあるが、std_logic_miscはIEEEではないので非推奨))| | + | ^:::|(V)|リダクション演算子((同様のand_reduce等がstd_logic_misc内にあるが、std_logic_miscはIEEEで定義されたものではないので非推奨))| |
| ^sll, srl,\\ rol, ror|(V,I)|sllやsrlでもビット数は増えない。Iは負の値でも良い| | ^sll, srl,\\ rol, ror|(V,I)|sllやsrlでもビット数は増えない。Iは負の値でも良い| | ||
| + | |||
| + | ===== numeric_std ===== | ||
| + | |||
| + | |||
